Диплом, курсовая, контрольная работа
Помощь в написании студенческих работ

Принципы построения универсальных логических модулей для обработки многозначных и континуальных данных

Диссертация: Принципы построения универсальных логических модулей для обработки многозначных и континуальных данных
ДиссертацияПомощь в написанииУзнать стоимостьмоей работы

Впервые разработаны научно обоснованные технические решения универсальных в классе всех я-арных симметричных БЛ^Л-функций аналоговых логических модулей с одномерной систолической структурой, которые удобно использовать для сортировки представленных напряжениями континуальных данных. Показано, что полученные решения обеспечивают без каких-либо серьезных ограничений возможность синтеза цифровых… Читать ещё >

Содержание

  • Глава 1. Универсальные логические модули для реализации функций многозначной логики
    • 1. 1. Общие положения многозначной логики
    • 1. 2. Мультиплексорные МЛ-модули
    • 1. 3. Цифровой элементный базис селекторов двоичных кодов
    • 1. 4. Универсальные селекторы двоичных кодов
  • Глава 2. Мультиплексорные логические модули для реализации функций бесконечнозначной логики
    • 2. 1. Общие положения бесконечнозначной логики
    • 2. 2. Расширение бесконечнозначной логики
    • 2. 3. Элементный базис бесконечнозначной логики и предикатной алгебры выбора
    • 2. 4. Схемотехника мультиплексорных УЛМ
  • Глава 3. Универсальные логические модули для реализации симметричных БЛ^д-функций
    • 3. 1. Представление симметричных БЛ^л-функций
    • 3. 2. Селекторы напряжений с настройкой непозиционным двоичным кодом
    • 3. 3. Селекторы напряжений с континуальной настройкой и настройкой позиционным двоичным кодом
    • 3. 4. Селекторы напряжений со смешанной настройкой
    • 3. 5. Селекторы напряжений с импульсной настройкой
    • 3. 6. Селекторы импульсов с настройкой непозиционным двоичным кодом
    • 3. 7. Селекторы импульсов с континуальной настройкой
  • Глава 4. Универсальные логические модули для реализации изоморфных БЛ-функций
    • 4. 1. Логические модули на кодоуправляемых реляторах
    • 4. 2. Логические модули на трехреляторных кодоуправляемых элементах
  • Глава 5. Компоненты базисных элементов универсальных логических модулей
    • 5. 1. Характеристика аналоговых компонентов
    • 5. 2. Применения микросхем аналоговых компараторов и ключей

Принципы построения универсальных логических модулей для обработки многозначных и континуальных данных (реферат, курсовая, диплом, контрольная)

Актуальность исследования. При решении обширного круга задач обработки (преобразования) информации используются логические устройства, представляющие собой в общем случае (-?,/-г)-полюсник, который каждому заданному набору значений п входных сигналов сопоставляет соответствующий набор значений т выходных сигналов. В условиях научно-технического прогресса структурная организация указанных устройств эволюционирует с постоянным повышением уровня элементной интеграции от индивидуальных (специализированных) структур к универсальным структурам широкого применения. Эффективность такой эволюции неразрывно связана с решением проблемы обеспечения универсальности (функциональной гибкости) логических устройств.

Усилиями многих исследователей создана теория конечных автоматов [1,2,3 и др.], служащая основой синтеза произвольного логического устройства (модуля), входные и выходные сигналы которого являются двоичными. Алгоритм функционирования и внутренняя структура такого модуля описываются функциями двузначной логики (ДЛ). Видное место в среде конечных автоматов занимают так называемые перестраиваемые конечные автоматы или универсальные логические модули [4,5,6]. Указанные модули за счет дополнительных к информационным настроечных входов имеют возможность настройки на реализацию любой из нескольких ДЛ-функций. При этом различают модули, универсальные в классе всех, и модули, универсальные в классе некоторых ДЛ-функций. Последние часто называют многофункциональными логическими модулями.

Логические модули с двоичными входами и выходами широко применяются в системах автоматики, вычислительной техники и управления. Однако, если состояние объекта управления (контроля) характеризуется и регулируется соответственно пит многозначными либо континуальными «переменными, то для управления таким объектом необходим логический О?, и?)-полюсник, выполняющий обработку многозначных или континуальных данных. Очевидно, что алгоритм функционирования последнего должен определяться функциями многозначной либо бесконечнозначной (непрерывной) логики.

Теории и схемотехнике многозначных логических (MJI) модулей посвящены работы Ю. Л. Иваськива [7], Д. А. Поспелова [2], М. А. Ракова [8], Г. А. Кухарева [9], В. П. Шмерко, E.H. Зайцевой, А. Джейна1, Р. Болтона, Р. Дрехслера2, М. Фиттинга3 и др.

Однако, в этих работах отсутствуют научно обоснованные технические решения универсальных в классе всех /с-значных и-арных логических функций MJI-модулей, имеющих наиболее простую структурную организацию. Важность указанных решений обусловлена значительной сложностью многозначных схем.

Исследования математического аппарата и схемотехники бесконечно-значных логических (БЛ) модулей изложены в работах Мак-Нотона Р., Уилкинсона Г., Гинзбурга С. А., Кендела А., Еремеева И. С., Левина В. И., Золотовой Т. М., Волгина Л. И., Шимбирева П. Н. (см., например, [10−17]) и ДР.

Волгин Л.И., занимаясь кроме того и проблемами синтеза универсальных БЛ-модулей [18], предложил принципы построения аналоговых мультиплексоров, универсальных в классе всех «-арных функций бесконечнозначной логики, принимающих значение одного из своих аргументов. Сложность этих устройств вызывает необходимость разработки новых принципов их более простой структурной организации и разработки тех.

1 Jain, A.K. CMOS multiple-valued logic design / A.K. Jain, R.G. Bolton, M.H. Abd-El-Barr // IEEE Trans, on Circuits and Systems. — 1993. — V. 40. — № 8. — P. 503−522.

Drechsler, R. Verification of multi-valued logic networks / R. Drechsler // Int. J. on Multiple-Valued Logic. — 1998. — V. 3. — P. 77−88.

Fitting, M. Beyond two: theory and applications of multiple-valued logic / M. Fitting, E. Orlowska. — Springer, 2003. — 388 p. нических решений новых БЛ-модулей, универсальных в более узких, но весьма важных для практики классах БЛ-функций.

Таким образом, возникает актуальная проблема совершенствования существующих и создания новых средств с высокой концентрацией воспроизводимых операций логической обработки многозначных и континуальных данных.

Актуальность диссертационного исследования подтверждается тем, что его тематика соответствует разделу «Технологии обработки, хранения, передачи и защиты информации» утвержденного Президентом РФ 21.05.2006 г. перечня критических технологий Российской Федерации.

Цель и задачи работы. Целью диссертационного исследования является создание теоретической и схемотехнической базы синтеза многозначных и бесконечнозначных перестраиваемых автоматов нового класса, содержащего мультиплексорные модули с более простой структурной организацией и многофункциональные модули, вариантные по схемной реализации, функциональным возможностям, способам настройки.

Поставленная цель достигается решением следующих задач:

1. Анализ известной схемотехники мультиплексорных МЛи БЛ-модулей и разработка новых принципов их более простой структурной организации.

2. Исследование и увеличение функциональных возможностей элементного базиса бесконечнозначной логики и расширяющей ее предикатной алгебры выбора (ПАВ).

3. Разработка принципов реализации из настраиваемых элементов, воспроизводящих базовые бинарные операции бесконечнозначной логики и ПАВ, универсальных БЛ-модулей с распределенным кодовым управлением.

4. Исследование возможности использования преобразований вида «входная аналоговая величина —» цифровой код —> выходная аналоговая величина" в схемотехнических решениях универсальных БЛ-модулей.

5. Разработка принципов организации универсальных логических модулей (УЛМ) с систолической структурой.

6. Исследование возможности построения универсальных БЛ-модулей, оперирующих широтно-импульсными информационными сигналами.

7. Разработка схемотехнических решений однородного и регулярного цифрового элементного базиса многозначной логики для обеспечения эффективной однокристальной реализации структур универсальных МЛ-модулей, являющихся селекторами двоичных кодов.

8. Анализ основных компонентов целевых УЛМ — современных микросхем аналоговых компараторов и ключей, их использование в разработанных схемах универсальных средств логической обработки многозначных и континуальных данных.

Методы исследований. При решении поставленных задач применены математический аппарат двузначной, многозначной и бесконечно-значной логик, предикатной алгебры выбора, методы математического и аппаратурного моделирования, методы исследования дискретных и непрерывных автоматов.

Проверка эффективности предложений, исследованных в диссертации, проводилась на разработанных математических моделях и на созданных в соответствии с этими моделями образцах универсальных логических модулей.

Научная новизна. В диссертации решена научная проблема разработки принципов построения оперирующих многозначными и континуальными данными универсальных логических модулей нового класса в составе усовершенствованных мультиплексорных модулей, отличающихся более простой структурной организацией, и новых многофункциональных модулей, вариантных по схемному исполнению, функциональным возможностям, способам настройки. Решение указанной проблемы имеет важное значение для вычислительной техники, систем управления и других смежных областей.

В процессе исследований и разработок получены следующие новые научные результаты, выносимые на защиту:

1. Предложена и теоретически обоснована процедура разложения произвольной функции многозначной логики, отличающаяся от известных более простой схемной реализацией. На основе предложенной процедуры разработаны принципы организации мультиплексорного модуля, универсального в классе всех &—значных «-арных логических функций.

2. Предложена и теоретически обоснована математическая модель однородного мультиплексорного модуля, структура базисных элементов которого не зависит от значности воспроизводимых функций многозначной логики. Разработан способ минимизации указанной модели при соответствующем ограничении класса воспроизводимых MJI-функций.

3. Разработаны два метода построения мультиплексорных модулей, универсальных в классе всех и-арных БЛv, л-фyнкций (v, л — символы операций max, min), основанные на предложенных процедурах разложения произвольной БЛ^Л-функции и при п>3 дающие более простые по сравнению с известными схемные решения. Показано, что при четном п муль-типлексорные БЛ-модули могут быть использованы для реализации любой из всех БЛ-функций от 0,5п аргументов.

4. Высказана и реализована идея создания из кодоуправляемых элементов (потенциальных и импульсных), воспроизводящих бинарные операции бесконечнозначной логики, однородных логических модулей, универсальных в классе всех я-арных симметричных БЛ^л-функций. При этом разработаны и теоретически обоснованы принципы структурной организации таких модулей, а для фиксированного п получены частные схемные решения, имеющие меньшие сложность и глубину.

5. Разработан метод минимизации предикатной формы произвольной БЛ-функции, основанный на объединении одинаковых частей топологического образа этой формы и обеспечивающий более простое схемное решение в базисе кодоуправляемых элементов, воспроизводящих бинарные операции предикатной алгебры выбора, логического модуля, универсального в классе изоморфных БЛ-функций, представителем которых является указанная предикатная форма.

6. Предложена алгоритмическая и структурная организация универсального в классе всех и-арных симметричных БЛ^л-функций аналого-цифрового преобразователя «напряжение—"время—"напряжение», реализующего более экономичный по отношению к известным метод сравнения континуальных переменных.

7. Предложено и теоретически обосновано представление симметричных БЛ^Л-функций в различных рекуррентных формах. На основе последних разработаны и исследованы схемные решения одномерных аналоговых и цифровых систолических вычислителей различного типа, предназначенных для сортировки данных, которые представлены соответственно напряжением и многоразрядным двоичным кодом.

8. Для континуальных данных получена схемная реализация известного алгоритма сортировки с запоминанием, имеющего наименьшую сложность.

9. Предложены и обоснованы принципы построения высокоточных логических модулей, универсальных в классе всех /г-арных симметричных БЛ^л-функций, аргументы которых представлены длительностями синхронизированных прямоугольных импульсных сигналов.

10. Разработаны принципы построения однородных и регулярных многоразрядных цифровых компараторов и компараторных устройств, образующих эффективную основу однокристального элементного базиса модулей, универсальных в классах функций многозначной логики, аргументы и значения которых представлены многоразрядными двоичными переменными.

Практическая ценность полученных в диссертации результатов обусловлена их конструктивным характером, позволяющим осуществить непосредственную аппаратурную реализацию многозначных и бесконеч-нозначных перестраиваемых автоматов, а также возможностью их применения для решения практических задач логической обработки многозначных и континуальных данных в различных прикладных областях.

Практическая ценность результатов исследований заключается, в частности, в том, что.

— разработанные базовые принципы организации универсальных логических модулей позволяют получать аппаратурные реализации этих устройств для любого заданного количества информационных переменных, а в случае МЛ-модулей и для любой заданной значности указанных переменных;

— результаты исследований, связанных с вариантностью структурной организации универсальных логических модулей, дают возможность выбора наиболее подходящего для решения конкретной практической задачи варианта структуры;

— однородность и регулярность разработанных структур цифрового элементного базиса многозначной логики упрощают и ускоряют процесс описания этих структур в САПР ПЛИС при их однокристальной аппаратурной реализации;

— аппаратурное воплощение предложенных схемотехнических решений может быть осуществлено с использованием современных электронных компонентов.

Реализация результатов. Диссертационная работа выполнялась в рамках гос. бюджетных НИР «Непрерывно-логические и реляторные сети и модели для обработки аналоговых сигналов» (per. № 1 990 010 094), «Топологические модели и развитие схемотехники реляторных вычислительных сетей на основе предикатной алгебры выбора и сопутствующих континуальных логико-алгебраических исчислений» (per. № 1 200 103 639), «Логико-математическое моделирование в задачах обработки информации, автоматизации проектирования и производства» (per. № 1 200 108 971).

Внедрение полученных в диссертации результатов проводилось согласно договоров № Д121-УП от 06.09.2007 г., № Д135 от 26.09.2007 г. (исполнитель: ГОУ ВПО «Ульяновский государственный технический университет», заказчик: ЗАО «ИВЛА-ОПТ» г. Ульяновск) по созданию новых технических решений вторичных преобразователей для систем контроля концентрации метана и угарного газа в атмосфере категорийных помещений, под руководством автора как научного руководителя и при его непосредственном участии в разработках.

Кроме того, результаты диссертации использовались в учебном процессе УлГТУ при проведении курсового и дипломного проектирования.

Апробация работы. Основные положения и результаты диссертации были представлены и получили положительную оценку на международных конференциях:

Методы и средства преобразования и обработки аналоговой информации" (г. Ульяновск, 1999 г.), «Interactive systems: the problems of humancomputer interaction» (г. Ульяновск, 1999, 2001 г. г.), «Континуальные логико-алгебраические и нейросетевые методы в науке, технике и экономике» (г. Ульяновск, 2000 г.), «Надежность и качество» (г. Пенза, 2001, 2002, 2003 г. г.), «Computer science and information technologies» (г. Уфа, 2001 г.), «Континуальные логико-алгебраические исчисления и нейроматематика в науке, технике и экономике» (г. Ульяновск, 2001 г.), «SCM-2001» (международная конференция по мягким вычислениям и измерениям, г. Санкт-Петербург, 2001 г.), «Проблемы нейрокибернетики» (г. Ростов-на-Дону,.

2002 г.), «Новые методологии проектирования изделий микроэлектроники» (г. Владимир, 2003 г.), «Фундаментальные проблемы радиоэлектронного приборостроения» (г. Москва, 2003 г.), «Оптические, радиоволновые и тепловые методы и средства контроля качества материалов, промышленных изделий и окружающей среды» (г. Ульяновск, 2004 г.), «Актуальные проблемы электронного приборостроения» (г. Саратов, 2004 г.) — на всероссийских конференциях:

Нейроинформатика" (г. Москва, 2000, 2001 г. г.), «Динамика нелинейных дискретных электротехнических и электронных систем» (г. Чебоксары, 2001 г.), «Современные проблемы создания и эксплуатации радиотехнических систем» (г. Ульяновск, 2001 г.), «Информационные технологии в электротехнике и электроэнергетике» (г. Чебоксары, 2002 г.), «Актуальные проблемы радиоэлектроники» (г. Самара, 2003 г.), «Теоретические и прикладные вопросы современных информационных технологий» (г. Улан-Удэ, 2003 г.).

Универсальный логический модуль с импульсной настройкой (патент РФ 2 284 573) экспонировался на международной выставке изобретений «1ЕЫА-2007» (г. Нюрнберг, 2007 г.). Работа удостоена бронзовой медали.

Публикации. Основное содержание диссертации отражено в 104 публикациях, в числе которых монография, 8 статей в ведущих научных журналах РФ из перечня, определяемого ВАК, 11 статей в научных сборниках и прочих научных журналах, 55 запатентованных изобретений, а также труды, опубликованные в материалах международных и всероссийских научно-технических конференций.

Структура и объем работы. Диссертация состоит из введения, пяти глав, заключения, списка литературы из 220 наименований, двух приложений, содержит 307 страниц машинописного текста, 115 рисунков и 37 таблиц.

Заключение

.

Выполненные в диссертации исследования и разработки основаны на сочетании формализма используемого логико-математического аппарата (двузначной, многозначной и бесконечнозначной логик, предикатной алгебры выбора), прикладные возможности которого обусловлены наличием адекватного элементного базиса, и эвристических методов создания новой техники. Указанное сочетание обеспечило изобретательский уровень и научное обоснование полученных технических решений.

В диссертации решена проблема создания нового класса средств вычислительной и кибернетической техники — универсальных БЛ (МЛ)-модулей, обеспечивающих структурнонезависимую настройку на воспроизведение любой из группы функций бесконечнозначной (многозначной) логики, описывающих соответствующие алгоритмы обработки континуальных (многозначных) данных.

Основные итоги проведенных автором теоретических и экспериментальных диссертационных исследований заключаются в следующем:

1. Предложена и теоретически обоснована новая процедура разложения многозначных логических функций, на базе которой разработан новый принцип более простой структурной организации мультиплексорных МЛ-модулей.

2. Предложена и теоретически обоснована новая форма представления функций многозначной логики, обеспечившая разработку математической модели и принципов построения однородного мультиплексорного МЛ-модуля, структура базисных элементов которого не зависит от значности воспроизводимых функций. Такие элементы наиболее подходят для аппаратурного воплощения в однокристальном исполнении. Показано, что в некоторых частных случаях упомянутый здесь МЛ-модуль имеет самые наименьшие среди возможных аппаратурные затраты.

3. Впервые предложены и теоретически обоснованы процедуры разложения БЛ^д-функций, позволившие разработать новые принципы более простой структурной организации мультиплексорных БЛ-модулей. Описан режим настройки, при котором мультиплексорные БЛ-модули могут быть использованы для реализации функций бесконечнозначной логики, сохраняющих значение одного из своих аргументов или его отрицания.

4. Исследованы типовые и кодоуправляемые базисные элементы бесконечнозначной логики и расширяющей ее предикатной алгебры выбора с целью оценки уровня концентрации в этих элементах воспроизводимых операций и функций. Предложены новые технические решения, повышающие указанный уровень.

5. Впервые разработаны научно обоснованные принципы построения из потенциальных и импульсных кодоуправляемых элементов, воспроизводящих базовые бинарные операции бесконечнозначной логики, БЛ-модулей, универсальных в классе всех /7-арных симметричных БЛЧ/А-функций. Для частных случаев получены схемные решения, имеющие меньшие сложность и глубину.

6. Предложены и исследованы использующие кодоуправляемые элементы элементного базиса ПАВ схемотехнические решения новых БЛ-модулей, универсальных в заданном классе изоморфных БЛ-функций, то есть функций с идентичной организацией суперпозиционных подстановок базовых бинарных операций бесконечнозначной логики. Разработан метод улучшения некоторых технических характеристик указанных модулей, в частности, обеспечивающий уменьшение аппаратурного состава либо повышение быстродействия.

7. На основе проведенного исследования возможности применения преобразований вида «входная аналоговая величина —» цифровой код —> выходная аналоговая величина" в схемотехнических решениях универсальных БЛ-модулей впервые предложена алгоритмическая и структурная организация универсального в классе всех «-арных симметричных БЛУ-Л-функций аналого-цифрового преобразователя «напряжение—"время—"напряжение», реализующего более экономичный по отношению к известным метод сравнения континуальных переменных, использующий при п>Ъ меньшее количество компараторов.

8. Впервые разработаны научно обоснованные технические решения универсальных в классе всех я-арных симметричных БЛ^Л-функций аналоговых логических модулей с одномерной систолической структурой, которые удобно использовать для сортировки представленных напряжениями континуальных данных. Показано, что полученные решения обеспечивают без каких-либо серьезных ограничений возможность синтеза цифровых систолических сортировщиков многозначных данных, представленных двоичным кодом. Впервые разработаны принципы организации цифрового систолического сортировщика многозначных данных, который реализует распознавание дубликатов сортируемых переменных, и аналого-цифрового несистолического сортировщика континуальных данных (селектора напряжений), воспроизводящего симметричные БЛ^Л-функции с более высокой точностью.

9. В результате исследования возможности построения универсальных БЛ-модулей, оперирующих широтно-импульсными информационными сигналами, предложены и научно обоснованы технические решения новых средств обработки ШИС — однородных и более сложных неоднородных высокоточных логических модулей, универсальных в классе всех я-арных симметричных БЛчлл-функций. Сформирована методика расчета допустимой размерности указанных неоднородных модулей, учитывающая характеристики их реальной компонентной базы.

10. На основе теории итеративных сред впервые получены схемотехнические решения однородных и регулярных цифровых элементов, воспроизводящих бинарные операции max, min над многозначными переменными, представленными двоичным кодом. Попутно разработаны отличающиеся итеративным принципом организации новые схемы многоразрядных цифровых компараторов. Однородность и регулярность, присущие итеративным структурам, упрощают и ускоряют процесс их однокристальной аппаратурной реализации.

11. Исследованы основные электронные компоненты целевых УЛМсовременные микросхемы аналоговых компараторов и ключей, выпускаемые ведущими мировыми производителями и применимые в полученных схемотехнических решениях универсальных логических модулей. Разработаны и апробированы соответствующие принципиальные электрические схемы.

12. Универсальные БЛ-модули, схемотехника которых изложена в диссертации, могут быть использованы для воспроизведения многозначных функций. Это обстоятельство дает основание расценивать их универсальность как более емкое по сравнению, например, с универсальностью двузначных логических модулей понятие.

13. Разработанные базовые принципы организации структур обеспечивают построение универсальных логических модулей любой заданной размерности. Предложенные для некоторых УЛМ варианты схемной реализации позволяют в каждом конкретном случае выбрать наиболее подходящий вариант.

14. Результаты диссертации использовались в ЗАО «ИВЛА-ОПТ» г. Ульяновск при выполнении НИОКР «Разработка новых методов построения многоканальных газосигнализаторов», «Разработка универсальной системы газового контроля для вновь возводимого и реконструированного жилья» по государственным контрактам № 4703р/6886 от 15.01.2007 г., № 6101р/8574 от 31.07.2008 г. (заказчик: «Фонд содействия развитию малых форм предприятий в научно-технической сфере» г. Москва). Результаты диссертации представляют интерес для учреждений, занимающихся проектированием средств и систем автоматики, вычислительной техники и управления.

Дальнейшее развитие научных исследований, проведенных в диссертации, может быть связано, в частности, с созданием логических модулей, реализующих путем настройки набор заданных БЛ (МЛ)-функций, которые принадлежат в общем случае разным классам. Кроме того, весьма перспективной является разработка принципов построения аналого-цифровых преобразователей «напряжение—"время—"напряжение», универсальных в классе всех «-арных БЛ^л-функций.

Показать весь текст

Список литературы

  1. , Д.А. Логические методы анализа и синтеза схем / Д. А. Поспелов. М.: Энергия, 1974. — 368 с.
  2. , В.Г. Синтез управляющих автоматов / В. Г. Лазарев, Е. И. Пийль. М.: Энергоатомиздат, 1989. — 328 с.
  3. , Э.А. Логические автоматы и микромодули / Э.А. Яку-байтис. Рига: Зинатне, 1975. — 259 с.
  4. , В.Л. Настраиваемые модули для управляющих логических устройств / В. Л. Артюхов, Г. А. Копейкин, A.A. Шалыто. Л.: Энер-гоиздат, 1981. — 168 с.
  5. , Е.И. Перестраиваемые автоматы и микропроцессорные системы / Е. И. Пупырев. — М.: Наука, 1984. 192 с.
  6. Ю.Л. Принципы построения многозначных физических схем / Ю. Л. Иваськив. Киев: Наукова думка, 1971. — 316 с.
  7. Специализированные многозначные анализаторы. Под ред. М. А. Ракова. Киев: Наукова думка, 1977. — 169 с.
  8. , Г. А. Алгоритмы и систолические процессоры для обработки многозначных данных / Г. А. Кухарев, В. П. Шмерко, E.H. Зайцева. -Мн.: Наука и техника, 1990. 296 с.
  9. , С.А. Математическая непрерывная логика и изображение функций / С. А. Гинзбург. М.: Энергия, 1968. — 136 с.
  10. , И.С. Устройства сжатия информации / И. С. Еремеев. -М.: Энергия, 1980. 160 с.
  11. , В.И. Бесконечнозначная логика в задачах кибернетики / В. И. Левин. М.: Радио и связь, 1982.- 176 с.
  12. , Т.М. Резервирование аналоговых устройств автоматики /
  13. Т.М. Золотова, Ф. И. Кербников, М. А. Розенблат. — М.: Энергоатомиздат, 1986.- 125 с.
  14. , Л.И. Синтез устройств для обработки и преобразования информации в элементном базисе реляторов / Л. И. Волгин. Таллинн: Валгус, 1989. — 179 с.
  15. , Л.И. Непрерывная логика. Теория и применения / Л. И. Волгин, В. И. Левин. Таллинн: АН Эстонии, 1990. — 210 с.
  16. , П.Н. Гибридные непрерывно-логические устройства / П. Н. Шимбирев. -М.: Энергоатомиздат, 1990. 174 с.
  17. , В.И. Методы непрерывной логики в задачах управления / В. И. Левин // Автоматика и телемеханика. 2003. — № 3. — С. 28—51.
  18. , Л.И. Реляторные генераторы предикатных, аргументных и непрерывно-логических функций / Л. И. Волгин. Таллинн: АН Эстонии, 1992. — 64 с.
  19. Пат. 2 117 329 на изобретение, Российская Федерация, МПК G 06 G 7/25. Реляторный идентификатор / Андреев Д. В., Волгин Л.И.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 96 106 360/09- заявл. 02.04.1996- опубл. 10.08.1998, Бюл. № 22. — 3 с.
  20. , Б.В. Микропроцессорные структуры. Инженерные решения / Б. В. Шевкопляс. М.: Радио и связь, 1990. — 512 с.
  21. , Н. Цифровые компараторы / Н. Воробьев // Chip news. — 1999. -№ 5. -С. 8−14.
  22. , Е.П. Цифровая схемотехника / Е. П. Угрюмов. — СПб.: БХВ-Петербург, 2004. 800 с.
  23. , В.А. Многоразрядный цифровой компаратор в ГГцдиапазоне частот / В. А. Лементуев // Датчики и системы. — 2007. № 8. — С. 36−39.
  24. Hennie, F.С. Iterative arrays of logical circuits / F.C. Hennie. New York — London: MIT Press-Wiley, 1961. — 241 p.
  25. Пат. 2 363 037 на изобретение, Российская Федерация, МПК G 06 F 7/02. Устройство сравнения двоичных чисел / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 008 102 441/09- заявл. 22.01.2008- опубл. 27.07.2009, Бюл. № 21. — 4 с.
  26. Пат. 2 329 530 на изобретение, Российская Федерация, МПК G 06 F 7/02. Устройство сравнения двоичных чисел / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 007 108 806/09- заявл. 09.03.2007- опубл. 20.07.2008, Бюл. № 20. — 3 с.
  27. Пат. 2 298 220 на изобретение, Российская Федерация, МПК G 06 F 7/02. Устройство сравнения двоичных чисел / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 137 650/09- заявл. 02.12.2005- опубл. 27.04.2007, Бюл. № 12. — 4 с.
  28. Пат. 2 363 036 на изобретение, Российская Федерация, МПК G 06 F 7/02. Устройство сравнения двоичных чисел / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 008 102 435/09- заявл. 22.01.2008- опубл. 27.07.2009, Бюл. № 21. — 4 с.
  29. , Д.В. К вопросу о структуре сумматоров единичных сигналов / Д. В. Андреев // Информационные технологии в электротехнике и электроэнергетике: материалы 5-й Всероссийской науч.-техн. конф. Чебоксары, 2004. — С. 185−188.
  30. , Д.В. Однородный и регулярный распознаватель числа единичных сигналов / Д. В. Андреев // Надежность и качество: труды международного симпозиума. Пенза, 2004. — С. 150−151.
  31. , Д.В. Систолический идентификатор числа единичных сигналов / Д. В. Андреев // Актуальные проблемы электронного приборостроения: материалы международной науч.-техн. конф. — Саратов, 2004. -С. 316−318.
  32. Пат. 2 260 836 на изобретение, Российская Федерация, МПК О 06 Б 7/38. Сумматор единичных сигналов / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 004 109 755/09- заявл. 30.03.2004- опубл. 20.09.2005, Бюл. № 26. — 6 с.
  33. , Т. Ассоциативные запоминающие устройства / Т. Кохо-нен. -М.: Мир, 1982. 384 с.
  34. , Д.В. К вопросу о повышении надежности логических устройств / Д. В. Андреев // Надежность и качество: труды международного симпозиума. Пенза, 2005. — С. 120−122.
  35. , Д.В. К вопросу об уменьшении сложности логических схем / Д. В. Андреев // Электронная техника: межвузовский сборник научных трудов. Ульяновск, 2005. — С. 7−12.
  36. Пат. 2 284 655 на изобретение, Российская Федерация, МПК О 06 Р 5/00. Параллельный счетчик единичных сигналов / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 111 165/09- заявл. 15.04.2005- опубл. 27.09.2006, Бюл. № 27. — 5 с.
  37. Пат. 2 300 135 на изобретение, Российская Федерация, МПК О 06 Б 7/02. Устройство селекции большего из двух двоичных чисел / Андреев
  38. Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 006 100 469/09- заявл. 10.01.2006- опубл. 27.05.2007, Бюл. № 15. — 6 с.
  39. , Д.В. Цифровые компараторы и многофункциональные компараторные устройства с итеративной структурой / Д. В. Андреев // Автоматизация и современные технологии. — 2009. № 2. — С. 9−16.
  40. Пат. 2 363 038 на изобретение, Российская Федерация, МПК О 06 Б 7/02. Устройство селекции двоичных чисел / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 008 107 005/09- заявл. 22.02.2008- опубл. 27.07.2009, Бюл. № 21. — 6 с.
  41. Фет, Я. И. Параллельные процессоры для управляющих систем / Я. И. Фет. -М.: Энергоиздат, 1981. 160 с.
  42. Пат. 2 330 322 на изобретение, Российская Федерация, МПК О 06 Р 7/00. Устройство сравнения двоичных чисел / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 007 104 665/09- заявл. 06.02.2007- опубл. 27.07.2008, Бюл. № 21. -4 с.
  43. Информационные системы: табличная обработка информации / Е. П. Балашов и др.- под ред. Е. П. Балашова, В. Б. Смолова. Л.: Энерго-атомиздат, 1985. — 181 с.
  44. , Э. Машины баз данных и управление базами данных / Э. Озкарахан. М.: Мир, 1989. — 696 с.
  45. , Л.А. Машины баз данных и знаний / Л. А. Калиниченко, В. М. Рыбкин. М.: Наука, 1990. — 296 с.
  46. Пат. 2 346 322 на изобретение, Российская Федерация, МПК G 06 F 7/76. Реляционный процессор / Андреев Д. В., Воронин М.А.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 007 126 258/09- заявл. 10.07.2007- опубл. 10.02.2009, Бюл. № 4.-3 с.
  47. Пат. 2 264 645 на изобретение, Российская Федерация, МПК G 06 F 7/06. Устройство сортировки двоичных чисел / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 004 118 087/09- заявл. 15.06.2004- опубл. 20.11.2005, Бюл. № 32. — 5 с.
  48. Пат. 2 300 136 на изобретение, Российская Федерация, МПК G 06 F 7/06. Устройство сортировки двоичных чисел / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 140 505/09- заявл. 23.12.2005- опубл. 27.05.2007, Бюл. № 15. — 5 с.
  49. , Д.В. Цифровые процессоры с одномерной структурой для сортировки многозначных данных / Д. В. Андреев // Информационные технологии. 2008. — № 12. — С. 30−35.
  50. Mukaidono, М. On some properties of fuzzy logic / M. Mukaidono // Computers Controls. 1975. — № 2. — P. 36−43.
  51. , В.И. Кусочные непрерывно-логические функции / В. И. Левин // Алгоритмы и устройства обработки сигналов и автоматизация проектирования: сборник научных трудов. Таллинн, 1991. — С. 72−99.
  52. , Д.В. Аналоговые устройства на кодоуправляемых реля-торах / Д. В. Андреев // Вестник УлГТУ. 2000. — № 1. — С. 26−31.
  53. Пат. 2 143 733 на изобретение, Российская Федерация, МПК G 06 G 7/25. Нелинейный преобразователь / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. — № 99 103 174/09- заявл. 16.02.1999- опубл. 27.12.1999, Бюл. № 36. -4 с.
  54. Пат. 2 194 303 на изобретение, Российская Федерация, МПК G 06 G 7/25. Минимаксный селектор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 001 129 762/09- заявл. 02.11.2001- опубл. 10.12.2002, Бюл. № 34. -4 с.
  55. Пат. 2 143 731 на изобретение, Российская Федерация, МПК G 06 G 7/25. Гистерезисный преобразователь / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 99 103 160/09- заявл. 16.02.1999- опубл. 27.12.1999, Бюл. № 36. — 4 с.
  56. , Д.В. Гибридный формирователь типовых нелинейных функций / Д. В. Андреев // Методы и средства преобразования и обработки аналоговой информации: труды международной конф. Ульяновск, 1999. -Т. 2.-С. 51−52.
  57. Пат. 2 188 453 на изобретение, Российская Федерация, МПК G 06 G 7/25. Двусторонний ограничитель / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 001 129 763/09- заявл. 02.11.2001- опубл. 27.08.2002, Бюл. № 24. — 5 с.
  58. Пат. 2 176 102 на изобретение, Российская Федерация, МПК G 06 G 7/25. Нелинейный преобразователь / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 000 132 410/09- заявл. 22.12.2000- опубл. 20.11.2001, Бюл. № 32. — 5 с.
  59. Andreev, D.V. Universal former of linear-bend functions / D.V. An-dreev // Computer science and information technologies: proceedings of the 3-rd international workshop. Ufa, 2001. — V. 3. — P. 170.
  60. Пат. 2 177 176 на изобретение, Российская Федерация, МПК О 06 в 7/25. Формирователь зоны нечувствительности / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 000 132 408/09- заявл. 22.12.2000- опубл. 20.12.2001, Бюл. № 35. — 4 с.
  61. Пат. 2 177 177 на изобретение, Российская Федерация, МПК в 06 О 7/25. Формирователь зоны нечувствительности / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 000 132 785/09- заявл. 26.12.2000- опубл. 20.12.2001, Бюл. № 35. -4 с.
  62. Пат. 2 143 732 на изобретение, Российская Федерация, МПК в 06 О 7/25. Двухпороговый дискриминатор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 99 103 162/09- заявл. 16.02.1999- опубл. 27.12.1999, Бюл. № 36. — 5 с.
  63. , Д.В. Развитие элементного базиса предикатной алгебры выбора / Д. В. Андреев // Научно-технический калейдоскоп. — 2000. — № 1. -С. 15−20.
  64. Пат. 2 144 258 на изобретение, Российская Федерация, МПК О 06 в 7/25. Амплитудный фильтр / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 99 103 060/09- заявл. 16.02.1999- опубл. 10.01.2000, Бюл. № 1.-5 с.
  65. Пат. 2 195 018 на изобретение, Российская Федерация, МПК в 06 О 7/25. Медианный модуль / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 001 131 325/09- заявл. 20.11.2001- опубл. 20.12.2002, Бюл. № 35. — 4 с.
  66. Пат. 2 204 860 на изобретение, Российская Федерация, МПК О 06 О 7/25. Функциональный формирователь / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. — № 2 001 128 620/09- заявл. 23.10.2001- опубл. 20.05.2003, Бюл. № 14. 4 с.
  67. Пат. 2 143 734 на изобретение, Российская Федерация, МПК в 06 О 7/25. Динамический гистерон / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 99 103 175/09- заявл. 16.02.1999- опубл. 27.12.1999, Бюл. № 36. — 4 с.
  68. Пат. 2 143 737 на изобретение, Российская Федерация, МПК G 06 G 7/26. Линейно-квадратичный аппроксиматор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. — № 99 103 173/09- заявл. 16.02.1999- опубл. 27.12.1999, Бюл. № 36. -4 с.
  69. , Д.В. Функциональный преобразователь с кодовым управлением / Д. В. Андреев // Методы и средства преобразования и обработки аналоговой информации: труды международной конф. Ульяновск, 1999.-Т. 2.-С. 53−54.
  70. Пат. 2 183 032 на изобретение, Российская Федерация, МПК G 06 G 7/26. Линейно-квадратичный аппроксиматор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 001 115 517/09- заявл. 05.06.2001- опубл. 27.05.2002, Бюл. № 15. — 5 с.
  71. Л. И. Волгин: Персональный библиографический указатель публикаций / Сост. Н. П. Шерстнева. Ульяновск: УлГТУ, 2002. — 142 с.
  72. , П.Н. Синтез комбинационных схем методами функциональной декомпозиции / П. Н. Бибило, C.B. Енин. Минск: Наука и техника, 1987.-189 с.
  73. А. с. 1 621 054 СССР, МКИ G 06 G 7/25. Многопороговый функциональный преобразователь / Л. И. Волгин (СССР). № 4 609 240/24- заявл. 24.11.1988- опубл. 15.01.1991, Бюл. № 2. — 8 с. '
  74. , Л.И. Представления функций порядковой логики в предикатной алгебре выбора / Л. И. Волгин // Электронное моделирование. -1990.-№ 2. -С. 3−9.
  75. Пат. 2 173 879 на изобретение, Российская Федерация, МПК G 06 G 7/25. Аналого-ранговый процессор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 000 132 401/09- заявл. 22.12.2000- опубл. 20.09.2001, Бюл. № 26. -4 с.
  76. , Д.В. Математическая модель и элементный базис рекуррентных реляторных структур / Д. В. Андреев // Электронное моделирование. 2002. — № 3. — С. 107−110.
  77. Пат. 2 143 736 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый распознаватель / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 99 105 101/09- заявл. 16.03.1999- опубл. 27.12.1999, Бюл. № 36. — 4 с.
  78. Пат. 2 177 639 на изобретение, Российская Федерация, МПК G 06 G 7/25. Реляторный идентификатор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 000 132 403/09- заявл. 22.12.2000- опубл. 27.12.2001, Бюл. № 36. -4 с.
  79. Пат. 2 149 453 на изобретение, Российская Федерация, МПК G 06 G 7/25. Аналого-ранговый распознаватель / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 99 111 113/09- заявл. 27.05.1999- опубл. 20.05.2000, Бюл. № 14. — 4 с.
  80. , Л.И. Медианный мультиплексор-демультиплексор / Л. И. Волгин, О. Б. Булдаков // Повышение конкурентоспособности радиоэлектронной аппаратуры: сб. статей. Таллинн: Валгус, 1988. — Вып. 5. — С. 139−145.
  81. , Д.В. Алгоритм минимизации ядра ранговых функцийпредикатной алгебры выбора / Д. В. Андреев // Информационные технологии в электротехнике и электроэнергетике: материалы 4-й Всероссийской науч.-техн. конф. Чебоксары, 2002. — С. 132−133.
  82. А. с. 1 300 507 СССР, МКИ в 06 в 7/25. Многопороговый функциональный преобразователь / Л. И. Волгин (СССР). — № 3 975 640/24- заявл. 14.11.1985- опубл. 30.03.1987, Бюл. № 12. 8 с.
  83. , Д. Нейронные сети, генетические алгоритмы и нечеткие системы / Д. Рутковская, М. Пилиньский, Л. Рутковский. М.: Горячая линия — Телеком, 2004. — 452 с.
  84. , И.З. Нечеткие гибридные системы. Теория и практика / И. З. Батыршин и др. — под ред. Н. Г. Ярушкиной. — М.: Физматлит, 2007. — 208 с.
  85. , В.И. Новое обобщение операций над нечеткими множествами / В. И. Левин // Известия академии наук: Теория и системы управления.-2001.-№ 1.-С. 143−146.
  86. Пат. 2 194 304 на изобретение, Российская Федерация, МПК О 06 О 7/25. Реляторный идентификатор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. -№ 2 001 136 012/09- заявл. 28.12.2001- опубл. 10.12.2002, Бюл. № 34. 5 с.
  87. , Д.В. Реляторная сеть с кодовым управлением / Д. В. Андреев // Нейроинформатика 2001: сборник научных трудов 3-й Всероссийской науч.-техн. конф. — М., 2001. — Ч. 2. — С. 191−195.
  88. , Д.В. Аналоговые логические сети на кодоуправляемых реляторах / Д. В. Андреев // Вычислительная техника и новые информационные технологии: межвузовский научный сборник. — Уфа, 2001. Вып. 4. -С. 68−73.
  89. Пат. 2 172 516 на изобретение, Российская Федерация, МПК С 06 в 7/52. Ранговый фильтр / Андреев Д.В.- заявитель и патентообладатель Ульян. гос. техн. ун-т. -№ 2 000 111 009/09- заявл. 28.04.2000- опубл. 20.08.2001,1. Бюл. № 23.-5 с.
  90. Пат. 2 300 143 на изобретение, Российская Федерация, МПК О 06 О 7/52. Ранговый фильтр / Андреев Д.В.- заявитель и патентообладатель Ульян. гос. техн. ун-т. № 2 006 100 712/09- заявл. 10.01.2006- опубл. 27.05.2007, Бюл. № 15. -6 с.
  91. , Д.В. Принципы организации реляторной комбинаторной сети с распределенным кодовым управлением / Д. В. Андреев // Информационные технологии. — 2001. № 8. — С. 17—20.
  92. , Д.В. Принципы построения и функциональные возможности реляторных процессоров с рекуррентной структурой / Д. В. Андреев // Датчики и системы. 2001. — № 10. — С. 11−15.
  93. , Д.В. Рекуррентные реляторные процессоры: математические модели и схемная реализация / Д. В. Андреев // Приборы и системы. Управление, контроль, диагностика. -2001. -№ 10. С. 38−41.
  94. , Д.В. Комбинаторная сеть на кодоуправляемых релято-рах / Д. В. Андреев // Надежность и качество: труды международного симпозиума. Пенза, 2001. — С. 122−124.
  95. , Д.В. Математическая модель реляторных комбинаторных сетей нового поколения / Д. В. Андреев // Международная конф. по мягким вычислениям и измерениям (8СМ—2001): сборник докладов. С.— Пб., 2001.-С. 98−100.
  96. , Д.В. Принципы организации комбинаторных ранговых автоматов нового поколения / Д. В. Андреев // Современные проблемы создания и эксплуатации радиотехнических систем: труды 3-й Всероссийской науч.-практ. конф. Ульяновск, 2001. — С. 189−190.
  97. , Д.В. Принципы организации реляторных ранговых фильтров со структурнонезависимой настройкой / Д. В. Андреев // Вестник УлГТУ. 2001. — № 2. — С. 20−25.
  98. Пат. 2 192 044 на изобретение, Российская Федерация, МПК G 06 G 7/52. Реляторный селектор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 001 128 915/09- заявл. 26.10.2001- опубл. 27.10.2002, Бюл. № 30. — 6 с.
  99. Andreev, D.V. Rank selector with code control / D.V. Andreev // Computer science and information technologies: proceedings of the 3-rd international workshop. Ufa, 2001. — V. 3.-P. 168−169.
  100. Andreev, D.V. Rank selector on code control relators / D.V. Andreev // Interactive systems: the problems of human-computer interaction: proceedings of the international conf. Ulyanovsk, 2001. — P. 149−150.
  101. , Д.В. Рекуррентная реляторная сеть для ранговой селекции аналоговых сигналов: принципы организации и функциональные возможности / Д. В. Андреев // Проблемы нейрокибернетики: материалы международной конф. Ростов-на-Дону, 2002. — Т. 2. — С. 5−7.
  102. , Д.В. Реляторные комбинаторные сети со структурно-независимой настройкой / Д. В. Андреев // Автоматизация и современные технологии. 2002. — № 3. — С. 29−32.
  103. Пат. 2 181 502 на изобретение, Российская Федерация, МПК G 06 G 7/25. Реляторный селектор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 000 112 349/09- заявл. 16.05.2000- опубл. 20.04.2002, Бюл. № 11. — 4 с.
  104. , Д. Искусство программирования для ЭВМ. Т. 3. Сортировка и поиск / Д. Кнут. М.: Мир, 1978. — 844 с.
  105. , Д.В. Реляторные комбинаторные сети со структурноне-зависимой настройкой и их комплексная оценка / Д. В. Андреев // Приборы и системы. Управление, контроль, диагностика. 2007. — № 1. — С. 18−22.
  106. Пат. 2 294 594 на изобретение, Российская Федерация, МПК Н 03 К 19/21. Реляторный селектор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 134 172/09- заявл. 03.11.2005- опубл. 27.02.2007, Бюл. № 6.-7 с.
  107. Пат. 2 124 754 на изобретение, Российская Федерация, МПК G 06 G 7/52. Ранговый фильтр / Волгин Л. И., Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 96 102 924/09- заявл. 15.02.1996- опубл. 10.01.1999, Бюл. № 1. — 4 с.
  108. Пат. 2 171 496 на изобретение, Российская Федерация, МПК G 06 G 7/52. Ранговый фильтр / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 000 127 358/09- заявл. 31.10.2000- опубл. 27.07.2001, Бюл. № 21. — 5 с.
  109. Пат. 2 177 643 на изобретение, Российская Федерация, МПК О 06 в 7/52. Аналоговый процессор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 000 128 538/09- заявл. 14.11.2000- опубл.2712.2001, Бюл. № 36. 6 с.
  110. Пат. 2 192 043 на изобретение, Российская Федерация, МПК в 06 О 7/25. Реляторный селектор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 001 131 323/09- заявл. 20.11.2001- опубл.2710.2002, Бюл. № 30. 4 с.
  111. Пат. 2 192 045 на изобретение, Российская Федерация, МПК О 06 в 7/52. Ранговый фильтр / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 001 128 920/09- заявл. 26.10.2001- опубл. 27.10.2002, Бюл. № 30. — 5 с.
  112. Пат. 2 195 700 на изобретение, Российская Федерация, МПК в 06 в 7/25. Ранговый коммутатор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 001 128 625/09- заявл. 23.10.2001- опубл. 27.12.2002, Бюл. № 36. — 5 с.
  113. Пат. 2 195 701 на изобретение, Российская Федерация, МПК в 06 в 7/25. Реляторный модуль / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 001 136 011/09- заявл. 28.12.2001- опубл. 27.12.2002, Бюл. № 36. — 5 с.
  114. Пат. 2 229 159 на изобретение, Российская Федерация, МПК О 06 в 7/52. Ранговый фильтр / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 003 101 944/09- заявл. 24.01.2003- опубл. 20.05.2004, Бюл. № 14. — 4 с.
  115. Пат. 2 230 360 на изобретение, Российская Федерация, МПК в 06 в 7/52. Ранговый фильтр / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 003 101 941/09- заявл. 24.01.2003- опубл. 10.06.2004, Бюл. № 16. — 4 с.
  116. Пат. 2 281 550 на изобретение, Российская Федерация, МПК О 06
  117. G 7/52. Аналоговый процессор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 112 125/09- заявл. 22.04.2005- опубл. 10.08.2006, Бюл. № 22. — 6 с.
  118. Пат. 2 281 551 на изобретение, Российская Федерация, МПК G 06 G 7/52. Аналоговый процессор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 112 124/09- заявл. 22.04.2005- опубл. 10.08.2006, Бюл. № 22. — 5 с.
  119. Пат. 2 284 650 на изобретение, Российская Федерация, МПК G 06 G 7/52. Ранговый фильтр / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 112 120/09- заявл. 22.04.2005- опубл. 27.09.2006, Бюл. № 27. — 5 с.
  120. Пат. 2 284 651 на изобретение, Российская Федерация, МПК G 06 G 7/52. Ранговый фильтр / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 112 121/09- заявл. 22.04.2005- опубл. 27.09.2006, Бюл. № 27. — 5 с.
  121. Пат. 2 284 652 на изобретение, Российская Федерация, МПК G 06 G 7/52. Ранговый фильтр / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 112 122/09- заявл. 22.04.2005- опубл. 27.09.2006, Бюл. № 27. — 5 с.
  122. , Л.И. Реляторные процессоры для рангово-адресной идентификации и селекции аналоговых сигналов / Л. И. Волгин // Электронное моделирование. 1995. — № 1. — С. 27−35.
  123. Пат. 2 060 550 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый квантователь / Волгин Л.И.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 93 057 912/09- заявл. 29.12.1993- опубл. 20.05.1996, Бюл. № 14. — 5 с.
  124. Andreev, D.V. The neural processor on resistive relators / D.V. An-dreev // Interactive systems: the problems of human-computer interaction: proceedings of the international conf. — Ulyanovsk, 1999. P. 77—78.
  125. , Д.В. Реляторные процессоры для адресно-ранговой идентификации аналоговых сигналов / Д. В. Андреев // Радиоэлектронная техника: сборник научных трудов. Ульяновск, 1999. — С. 44−47.
  126. , Д.В. Синтез коммутационно-логической нейросети в элементном базисе резистивных реляторов / Д. В. Андреев // Нейроинфор-матика 2000: сборник научных трудов 2-й Всероссийской науч.-техн. конф.-М., 2000.-Ч. 2.-С. 170−172.
  127. Пат. 2 166 795 на изобретение, Российская Федерация, МПК в 06 О 7/25. Коммутационно-логический процессор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. — № 99 123 449/09- заявл.' 09.11.1999- опубл. 10.05.2001, Бюл. № 13.-5 с.
  128. Пат. 2 260 204 на изобретение, Российская Федерация, МПК в 06 Б 5/00. Параллельный счетчик единичных сигналов / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 004 114 386/09- заявл. 11.05.2004- опубл. 10.09.2005, Бюл. № 25. — 5 с.
  129. , Л.Г. Преобразователи синхронного унитарного импульсного сигнала / Л. Г. Новиков // Приборы и системы. Управление, контроль, диагностика. — 2002. — № 8. С. 34−35.
  130. Пат. 2 256 211 на изобретение, Российская Федерация, МПК в 06 Б 7/38. Идентификатор числа единичных сигналов / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 004 107 525/09- заявл. 12.03.2004- опубл. 10.07.2005, Бюл. № 19. — 5 с.
  131. , Д.В. Гибридный модуль для воспроизведения операций непрерывной логики / Д. В. Андреев // Надежность и качество: труды международного симпозиума. Пенза, 2002. — С. 381−382.
  132. Пат. 2 204 163 на изобретение, Российская Федерация, МПК О 06 О 7/25. Адресный идентификатор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 002 104 179/09- заявл. 15.02.2002- опубл. 10.05.2003, Бюл. № 13. — 5 с.
  133. Пат. 2 204 164 на изобретение, Российская Федерация, МПК О 06 в 7/25. Медианный идентификатор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 002 110 479/09- заявл. 19.04.2002- опубл. 10.05.2003, Бюл. № 13. — 5 с.
  134. Пат. 2 204 165 на изобретение, Российская Федерация, МПК О 06 в 7/25. Медианный распознаватель / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 002 110 805/09- заявл. 23.04.2002- опубл. 10.05.2003, Бюл. № 13. — 5 с.
  135. Пат. 2 205 449 на изобретение, Российская Федерация, МПК О 06 в 7/25. Ранговый фильтр / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 002 111 990/09- заявл. 06.05.2002- опубл. 27.05.2003, Бюл. № 15. — 6 с.
  136. Пат. 2 227 932 на изобретение, Российская Федерация, МПК О 06 в 7/25. Ранговый селектор / Андреев Д. В., Кирюхин Е.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. — № 2 002 128 090/09- заявл. 18.10.2002- опубл. 27.04.2004, Бюл. № 12. 6 с.
  137. Пат. 2 260 845 на изобретение, Российская Федерация, МПК в 06 в 7/25. Ранговый сортировщик / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 004 112 147/09- заявл. 20.04.2004- опубл. 20.09.2005, Бюл. № 26. — 7 с.
  138. Пат. 2 262 740 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый селектор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 004 117 025/09- заявл. 04.06.2004- опубл. 20.10.2005, Бюл. № 29. — 7 с.
  139. , Д.В. Ранговый фильтр со структурнонезависимой настройкой / Д. В. Андреев, Е. В. Кирюхин // Континуальные логико-алгебраические и нейросетевые методы в науке, технике и экономике: труды международной конф. Ульяновск, 2000. — Т. 1. — С. 95−96.
  140. , Д.В. Однородный ранговый процессор с систолической структурой / Д. В. Андреев, Е. В. Кирюхин // Нейроинформатика — 2001: сборник научных трудов 3-й Всероссийской науч.-техн. конф. -М., 2001. -Ч. 2. С. 196−200.
  141. Пат. 2 172 980 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый селектор / Андреев Д. В., Кирюхин Е.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. — № 2 000 112 352/09- заявл. 16.05.2000- опубл. 27.08.2001, Бюл. № 24. 5 с.
  142. , Д.В. Систолические методы сортировки / Д. В. Андреев // Актуальные проблемы радиоэлектроники: материалы Всероссийской науч.-техн. конф. Самара, 2003. — С. 2−3.
  143. , Д.В. Об одной математической модели систолического алгоритма поиска / Д. В. Андреев // Теоретические и прикладные вопросы современных информационных технологий: материалы 3-й Всероссийской науч.-техн. конф. Улан-Удэ, 2003. — С. 57−58.
  144. , Д.В. Об одном систолическом алгоритме сортировки континуальных данных / Д. В. Андреев // Новые методологии проектирования изделий микроэлектроники: материалы 2-й международной науч.-техн. конф. Владимир, 2003. — С. 93−96.
  145. , Д.В. Систолическая технология реализации функций порядковой логики / Д. В. Андреев // Известия ОрелГТУ. 2004. — № 2. — С. 107−109.
  146. Пат. 2 240 597 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый селектор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 003 115 785/09- заявл. 27.05.2003- опубл. 20.11.2004, Бюл. № 32. — 5 с.
  147. Пат. 2 240 598 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый селектор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 003 115 795/09- заявл. 27.05.2003- опубл.2011.2004, Бюл. № 32. 4 с.
  148. Пат. 2 248 041 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый селектор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 003 133 024/09- заявл. 11.11.2003- опубл.1003.2005, Бюл. № 7.-5 с.
  149. Пат. 2 248 042 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый селектор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 003 133 096/09- заявл. 11.11.2003- опубл.1003.2005, Бюл. № 7.-6 с.
  150. , Д.В. Рекуррентные алгоритмы и систолические процессоры для реализации функций порядковой логики / Д. В. Андреев // Управляющие системы и машины. — 2005. — № 5. С. 57−61.
  151. Пат. 2 284 572 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый селектор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 117 682/09- заявл. 07.06.2005- опубл.2709.2006, Бюл. № 27. 5 с.
  152. Пат. 2 284 573 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый сортировщик / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 117 691/09- заявл. 07.06.2005- опубл. 27.09.2006, Бюл. № 27. — 5 с.
  153. Пат. 2 292 586 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый селектор / Андреев Д.В.- заявитель и патентообладатель
  154. Ульян, гос. техн. ун-т. № 2 005 117 684/09- заявл. 07.06.2005- опубл.2701.2007, Бюл. № 3.-5 с.
  155. Пат. 2 324 222 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый сортировщик / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 006 143 672/09- заявл. 08.12.2006- опубл.1005.2008, Бюл. № 13.-5 с.
  156. Пат. 2 324 223 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый сортировщик / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 006 143 674/09- заявл. 08.12.2006- опубл. 10.05.2008, Бюл. № 13.-5 с.
  157. , Д.В. Систолические процессоры сортировки континуальных данных / Д. В. Андреев // Приборы и системы. Управление, контроль, диагностика. — 2008. № 9. — С. 31−36.
  158. Пат. 2 338 249 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый сортировщик / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 007 116 189/09- заявл. 27.04.2007- опубл. 10.11.2008, Бюл. № 31.-6 с.
  159. Пат. 2 338 250 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый селектор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 007 110 233/09- заявл. 20.03.2007- опубл. 10.11.2008, Бюл. № 31.-6 с.
  160. Пат. 2 266 564 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый сортировщик / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 004 119 463/09- заявл. 25.06.2004- опубл. 20.12.2005, Бюл. № 35. — 6 с.
  161. Кун, С. Матричные процессоры на СБИС / С. Кун. М.: Мир, 1991.-672 с.
  162. Пат. 2 242 044 на изобретение, Российская Федерация, МПК G 06 F 7/38. Мажоритарный модуль / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 003 118 068/09- заявл. 16.06.2003- опубл.1012.2004, Бюл. № 34. 3 с.
  163. Пат. 2 248 034 на изобретение, Российская Федерация, МПК О 06 Б 7/38. Логический преобразователь / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 003 113 958/09- заявл. 12.05.2003- опубл. 10.03.2005, Бюл. № 7.-3 с.
  164. Пат. 2 249 844 на изобретение, Российская Федерация, МПК О 06 Б 7/38. Логический модуль / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 003 113 952/09- заявл. 12.05.2003- опубл.1004.2005, Бюл. № 10.-3 с.
  165. Пат. 2 251 142 на изобретение, Российская Федерация, МПК в 06 Б 7/38. Логический процессор / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 003 118 067/09- заявл. 16.06.2003- опубл. 27.04.2005, Бюл. № 12. — 4 с.
  166. Пат. 2 262 733 на изобретение, Российская Федерация, МПК в 06 Б 7/00. Логический модуль / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 004 106 657/09- заявл. 05.03.2004- опубл. 20.10.2005, Бюл. № 29. — 3 с.
  167. Пат. 2 281 545 на изобретение, Российская Федерация, МПК в 06 Б 7/57. Логический преобразователь / Андреев Д.В.- заявитель и патентообладатель Ульян, гос. техн. ун-т. — № 2 005 114 134/09- заявл. 11.05.2005- опубл. 10.08.2006, Бюл. № 22. 3 с.
  168. Пат. 2 286 594 на изобретение, Российская Федерация, МПК О 06 Б 7/57. Логический модуль / Андреев Д. В, Андреева Л.С.- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 121 619/09- заявл. 08.07.2005- опубл. 27.10.2006, Бюл. № 30. -3 с.
  169. Пат. 2 287 897 на изобретение, Российская Федерация, МПК О 06 Б 7/57. Мажоритарный модуль / Андреев Д. В- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 114 133/09- заявл. 11.05.2005- опубл.2011.2006, Бюл. № 32. 5 с.
  170. Пат. 2 294 007 на изобретение, Российская Федерация, МПК С 06 Б 7/57. Логический преобразователь / Андреев Д. В- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 134 155/09- заявл. 03.11.2005- опубл. 20.02.2007, Бюл. № 5. — 4 с.
  171. Пат. 2 294 008 на изобретение, Российская Федерация, МПК О 06 Р 7/57. Логический процессор / Андреев Д. В- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 005 134 187/09- заявл. 03.11.2005- опубл.2002.2007, Бюл. № 5.-5 с.
  172. Пат. 2 300 137 на изобретение, Российская Федерация, МПК О 06 Б 7/38. Мажоритарный модуль / Андреев Д. В- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 006 100 711/09- заявл. 10.01.2006- опубл. 27.05.2007, Бюл. № 15. — 4 с.
  173. Пат. 2 303 283 на изобретение, Российская Федерация, МПК О 06 Б 7/00. Логический модуль / Андреев Д. В- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 006 108 974/09- заявл. 21.03.2006- опубл. 20.07.2007, Бюл. № 20. — 3 с.
  174. , В.Н. Комбинаторные методы дискретной математики / В. Н. Сачков. М.: Наука, 1977. — 320 с.
  175. Пат. 2 273 090 на изобретение, Российская Федерация, МПК Н 03 К 5/26. Импульсный селектор / Андреев Д. В- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 004 105 174/09- заявл. 20.02.2004- опубл. 27.03.2006, Бюл. № 9.-4 с.
  176. Пат. 2 219 579 на изобретение, Российская Федерация, МПК Н 03 К 5/26. Импульсный селектор / Андреев Д. В- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 002 116 957/09- заявл. 25.06.2002- опубл. 20.12.2003, Бюл. № 35. — 6 с.
  177. Пат. 2 300 172 на изобретение, Российская Федерация, МПК Н 03 К 5/125. Импульсный селектор / Андреев Д. В- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 006 100 147/09- заявл. 10.01.2006- опубл. 27.05.2007, Бюл. № 15. — 4 с.
  178. , Д.В. Гибридный модуль для воспроизведения симметричных булевых функций / Д. В. Андреев // Электронная техника: межвузовский сборник научных трудов. Ульяновск, 2002. — С. 24−29.
  179. , Д.В. Гибридный нейромодуль для воспроизведения симметричных булевых функций / Д. В. Андреев // Нейроинформатика -2003: сборник научных трудов 5-й Всероссийской науч.-техн. конф. — М., 2003. -Ч. 2.-С. 147−154.
  180. , Д.В. Аналого-цифровой модуль для реализации симметричных булевых функций / Д. В. Андреев // Проектирование и технология электронных средств. — 2003. № 2. — С. 65−69.
  181. Пат. 2 205 499 на изобретение, Российская Федерация, МПК Н 03 К 5/26. Импульсный селектор / Андреев Д. В- заявитель и патентообладатель Ульян, гос. техн. ун-т. № 2 002 115 206/09- заявл. 06.06.2002- опубл. 27.05.2003, Бюл. № 15. — 5 с.
  182. , Д.В. Устройство для логической обработки широтно-импульсных сигналов / Д. В. Андреев // Надежность и качество: труды международного симпозиума. — Пенза, 2003. С. 142−143.
  183. , Д.В. Гибридный вычислитель простых симметричных булевых функций / Д. В. Андреев // Фундаментальные проблемы радиоэлектронного приборостроения: материалы международной науч.-практ. конф. М., 2003. — С. 271−273.
  184. , Д.В. Математическая модель гибридного вычислителя простых симметричных булевых функций / Д. В. Андреев // Актуальные проблемы радиоэлектроники: материалы Всероссийской науч.-техн. конф. Самара, 2003. — С. 38−40.
  185. , B.C. Интегральная электроника в измерительных устройствах / B.C. Гутников. JI.: Энергоатомиздат, 1988. — 304 с.
  186. , Л.И. Представления функций непрерывной логики в предикатной алгебре выбора и синтез реляторных процессоров / Л. И. Волгин // Электронное моделирование. 1998. -№ 2. — С. 3−21.
  187. , Г. И. Схемотехника аналоговых и аналого-цифровых электронных устройств / Г. И. Волович. М.: Издательский дом «Додэка-XXI», 2005. — 528 с.
  188. , Г. И. Современные модели интегральных аналоговых компараторов / Г. И. Волович // Современная электроника. 2007. — № 4. — С. 16−20.
  189. Electronic components of Advanced Linear Devices Электронный ресурс. 2009. — Режим доступа: http://www.aldinc.com.
  190. Electronic components of Analog Devices Электронный ресурс. — 2009. Режим доступа: http://www.analog.com.
  191. Electronic components of Linear Technology Электронный ресурс.- 2009. Режим доступа: http://www.linear.com.
  192. Electronic components of Maxim Электронный ресурс. 2009. -Режим доступа: http://www.maxim-ic.com.
  193. Electronic components of Microchip Электронный ресурс. — 2009. -Режим доступа: http://www.microchip.com.
  194. Electronic components of National Semiconductor Электронный ресурс. 2009. — Режим доступа: http://www.national.com.
  195. Electronic components of STMicroelectronics Электронный ресурс.- 2009. Режим доступа: http://www.st.com.
  196. Electronic components of Texas Instruments Электронный ресурс.- 2009. Режим доступа: http://www.ti.com.
  197. , И. Микросхемы быстродействующих компараторов серии 1481 / И. Волков и др. // Chip news. 2007. — № 10. — С. 24−28.
  198. Электронные компоненты Рижского завода полупроводниковых приборов Электронный ресурс. 2009. — Режим доступа: http://www.alfarzpp.lv.
  199. , В. Вопросы применения прецизионного компаратора / В. Бачаровский // Электронные компоненты. 2009. — № 3. — С. 370.
Заполнить форму текущей работой

На отлично!