Методы и средства автоматизации тестопригодного проектирования смешанных интегральных схем

В настоящее время электронная промышленность является наиболее динамично развивающейся отраслью. Во многом этому успеху способствует развитие интегральной технологии и решение многих проблем производственных процессов, а также использование развитых средств автоматизированного проектирования (САПР) микроэлектронной аппаратуры на этапе разработки проектных решений. Наибольший вклад в показатель роста микроэлектроники вносят проектирование и производство интегральных схем (ИС). При этом наметилась устойчивая тенденция к переходу от производства схем, реализующих стандартную логику, к заказным и полузаказным специализированным ИС {ASIC — Application Specific Integrated Circuit). Появление новых интегральных технологий стало определяющим фактором при разработке эффективной микроэлектронной аппаратуры (МЭА) для широкого спектра приложений в различных отраслях промышленности.

Одним из интенсивно развивающихся направлений в Л57С-технологии является проектирование и производство смешанных интегральных схем (MSIC — Mixed Signal Integrated Circuit), объединяющих на одном кристалле аналоговую и цифровую подсхемы [3], [13]. Динамика роста производства данного типа ИС составляет порядка 35% в год [88], [89]. Увеличение потребности в устройствах такого типа объясняется активным использованием механизмов цифровой обработки сигналов (ЦОС) во многих современных приложениях, таких как обработка аудио и видео данных, компьютерные и сетевые технологии, телекоммуникация, транспортная электроника и авиони-ка, биомедицинские приборы и др. Применение MSIC обусловлено необходимостью одновременной обработки аналоговых и цифровых сигналов в режиме реального времени для получения результатов высокого качества. При этом, используя смешанные схемы, удается избежать искажения сигналов на линиях соединения аналоговых и цифровых подсхем особенно при расширении частотных диапазонов работы электронных устройств.

Увеличение потребности в смешанных интегральных схемах привело к необходимости развития методов и средств проектирования устройств данного класса. Современный рынок программного обеспечения (ПО) предлагает множество систем автоматизированного проектирования (САПР), как правило, зарубежных, обеспечивающих сквозной цикл проектирования смешанных ИС [54−56]. Наиболее трудоемким и дорогостоящим этапом при реализации ИС является тестирование, которое позволяет обеспечить высокие требования по надежности и качеству функционирования проектируемых схем, установить соответствие выходных характеристик их спецификациям [2], [11], [69].

На тестовые мероприятия ИС приходится порядка 40−60 процентов от общего времени, требуемого на проектирование и реализацию устройства [88]. Это во многом связано с тем, что тестирование (верификация) проводится на каждом этапе процесса производства ИС, включая проверку кремниевых пластин, кристаллов и корпусированных устройств. При этом согласно «правилу десяти» стоимость обнаружения неисправного компонента в партии увеличивается десятикратно на каждом последующем уровне производственного цикла [89]. В смешанных ИС аналоговая подсхема занимает существенно меньшую площадь кристалла по сравнению с цифровой подсхемой. При этом следует отметить тенденцию снижения стоимостных затрат на тестирование цифровых подсхем и увеличения стоимости тестирования аналоговых подсхем.

Наиболее актуальным и широко исследуемым направлением современного автоматизированного проектирования ИС является получение и разработка методик, позволяющих еще в процессе проектирования устройства формировать для него сценарий тестовых мероприятий {DFT — Design for Testability) [128], [135]. Реализация данного подхода предусматривает использование внутри проекта тестирующих подсхем или, основываясь на результатах схемотехнического анализа, осуществление специального преобразования исходной схемы с целью повышения контролируемости ее параметров. Современные средства САПР (CADANCE, Mentor Graphics, Synopsis) широко применяют ТЖГ-подход для цифровых ИС, поскольку для данных схем существуют эффективные модели неисправностей, средства автоматизированного формирования тестов и анализа выходных откликов, решения организации и проведения внутрисхемного тестирования, стандарты граничного сканирования {1ЕЕЕ 1149.1, 1149.6 и др.) [85], [86].

В области программного обеспечения для тестирования аналоговых и смешанных ИС наблюдается недостаток средств. Это объясняется во многом отсутствием универсальных методик тестирования аналоговых схем, а также сложностью сопряжения методов тестирования цифровых подсхем с существующими методами тестирования аналоговых подсхем смешанных ИС [92].

Аналоговые схемы с функциональной точки зрения являются более чувствительными к возникновению в них неисправности, чем цифровые. Во многом это объясняется влиянием дефектов на внутренние параметры схемы. И если для цифровых ИС небольшие отклонения параметров внутренних компонентов часто не влияют на выходные характеристики в силу ограниченного числа уровней сигнала, то для аналоговых схем малые отклонения могут привести к существенным изменениям выходных параметров. На сегодняшний день широко используемым и хорошо себя зарекомендовавшим способом тестирования М57С являются методы функционального тестирования. При реализации подходов данного метода решаются следующие задачи:

— выбор типа тестовых воздействий;

— выбор контролируемых параметров и узлов;

— формирование компактных наборов тестовых воздействий;

— верификация выходных откликов схемы на выбранные тестовые последовательности;

— анализ результатов и принятие решения об исправности или неисправности тестируемого устройства.

Привлечение подхода тестопригодного проектирования на ранних этапах разработки устройств позволяет использовать в полном объеме функциональные особенности ИС при формирования для них тестовых решений, что крайне важно при разработке высоконадежных заказных аналоговых и смешанных интегральных схем. Включение тестирующих подсхем требует дополнительной площади кристалла и связано с определенными затратами. Однако тестирующие подсхемы позволяют обнаруживать неисправности и определять причины их появления на ранних стадиях процесса производства ИС, а также устранять их за счет внесения изменений в проект или технологический процесс, сокращая число итераций при прототипировании. Использование эффективного тестового решения позволяет при дополнительных затратах на его реализацию сократить общие затраты времени и средств на организацию и проведение тестирования производимых ИС.

Развитие средств автоматизации тестопригодного проектирования смешанных ИС, обеспечивающих в рамках сквозного маршрута проектирования выбор эффективных тестовых решений по критерию минимума стоимостных затрат и максимума покрываемости неисправностей, — актуальная проблема в области проектирования современных ИС.

Целью работы является совершенствование методов и средств автоматизации тестопригодного проектирования смешанных интегральных схем, представленных совокупностью моделей, подходов, алгоритмов и структурных решений.

Для достижения данной цели в работе ставятся и решаются следующие задачи, направленные на развитие математического, методического, информационного и программного обеспечения подсистемы тестопригодного проектирования САПР смешанных интегральных схем:

1. Анализ проблем тестопригодного проектирования смешанных ИС в системах автоматизированного проектирования.

2. Разработка методологии тестопригодного проектирования смешанных ИС, обеспечивающей формирование тестов и выбор тестовых механизмов одновременно для цифровой и аналоговой подсхем в рамках сквозного маршрута проектирования смешанной ИС.

3. Разработка подхода к выбору тестового решения для аналоговых и смешанных ИС, основанного на модели оценки стоимостных затрат на организацию и проведение тестирования.

4. Разработка моделей оценки стоимости тестирования и критериев выбора оптимальной тестовой стратегии и тестовой структуры для смешанных ИС.

5. Разработка методики автоматизированного проектирования тестирующих подсхем для встроенного самотестирования аналоговых подсхем, основанной на реконфигурировании в автогенератор.

6. Разработка методики реализации справочника неисправности на основе искусственной нейронной сети.

7. Разработка структурных решений внутрисхемного тестирования аналоговых и цифровых подсхем смешанной ИС.

Научная новизна работы. Новые научные результаты, полученные в работе, состоят в следующем:

1. Разработана методология автоматизации тестопригодного проектирования смешанных ИС, обеспечивающая формирование тестов и выбор тестовых механизмов одновременно для цифровой и аналоговой подсхем в рамках сквозного маршрута проектирования смешанной ИС.

2. Предложен подход к выбору тестового решения для аналоговых и смешанных ИС, основанный на модели оценки стоимостных затрат на организацию и проведение тестирования.

3. Разработана стоимостная модель оценки затрат на процесс производства ИС с выполнением тестирования на разных стадиях реализации — до корпусирования и/или после корпусирования ИС. Определен критерий выбора оптимальной тестовой стратегии при производстве ИС.

4. Разработана стоимостная модель оценки затрат на организацию и проведение тестирования смешанных ИС, учитывающая особенности применяемой интегральной технологии и специфику проектируемого устройства. Определены критерии выбора способа тестирования (внутрисхемное или внешнее) и тестирующей структуры для цифровой и аналоговой подсхем смешанной ИС.

5. Разработан алгоритм оптимального размещения кристаллов ИС на кремниевой пластине, обеспечивающий максимальное количество производимых элементов при максимальном удалении от запрещенной границы от кромки.

6. Реализована методика автоматизированного проектирования тестирующих подсхем для встроенного самотестирования аналоговых подсхем, основанная на реконфигурировании оригинальной схемы в автогенератор. Предложен механизм проведения внутрисхемного тестирования аналоговых подсхем совместно с цифровыми подсхемами смешанной ИС.

7. Разработана методика реализации справочника неисправностей для аналоговой и цифровой подсхем на основе искусственной нейронной сети для проведения функционального тестирования. Полученный справочник неисправностей обеспечивает решение комплексной задачи тестирования и диагностики неисправностей смешанной ИС.

8. Разработаны структурные решения внутрисхемного тестирования аналоговых и цифровых подсхем смешанной ИС, оформленные в виде библиотеки. Реализованы поведенческие, структурные и физические модели тестирующих компонентов и подсхем, обеспечивающие простоту и эффективность их включения в проект в рамках предложенной методологии тестопри-годного проектирования смешанных ИС.

Практическая ценность. Предлагаемая методология автоматизации те-стопригодного проектирования смешанных ИС согласована с маршрутом проектирования коммерческих САПР и может быть интегрирована в процесс разработки ИС без существенных расходов, обеспечивая сокращение временных и стоимостных затрат. Разработаны подсистемы САПР, реализующие предложенные модели и алгоритмы. Программные модули автоматизируют процесс принятия решения при выборе тестовой стратегии и тестирующих структур, а также принятия решения о размещении кристаллов ИС на полупроводниковой пластине, обеспечивая повышение числа производимых кристаллов на одной пластине. Реализована библиотека структурных решений тестопригодного проектирования, обладающая открытой архитектурой, что позволяет ее использовать по принципу многократного применения {Design Reuse) для различных проектов, в том числе стандартными средствами САПР.

Методы исследования. Для решения поставленных задач в диссертационной работе использованы методы теории САПР, системного анализа, теории электрических цепей и теории радиотехнических сигналов, методы математического моделирования схем, элементы теории функций комплексных переменных, теории чувствительности, методы линейной алгебры, элементы теории вероятностей и математической статистики, методы параллельных вычислений.

Достоверность результатов диссертационной работы обеспечена обоснованием основных теоретических положений, а также большим объемом численных экспериментов, выполненных с использованием средств САПР и разработанного специализированного программного обеспечения. Полученные результаты согласуются с современными научными представлениями и данными отечественных и зарубежных информационных источников, подтверждаются обсуждением в научных изданиях и выступлениях на научных конференциях, а также практическим использованием их при проектировании.

Реализация и внедрение результатов работы.

Работа по теме диссертации проводилась на кафедре ВТ ВлГУ в Центре микроэлектронного проектирования и обучения в рамках х/д НИР и г/б НИР, проекта 1ST2000;30 193 (REASON) Европейской пятой рамочной программы FP5, проектов № 2973 и № 9991 аналитической ведомственной целевой программы «Развитие научного потенциала высшей школы (2009;2010 годы)», проекта № 7.4151.2011 государственного задания Министерства образования и науки РФ. Полученные результаты исследований в виде методологии, методик, моделей, алгоритмов, структурных решений тестопригодного проектирования заказных смешанных ИС, программного обеспечения подсистемы САПР тестопригодного проектирования внедрены в в/ч 35 533 (г. Москва), ЗАО «ИДМ-Плюс» (г. Зеленоград), ФКП «ГЛП «Радуга» (г. Радужный), ООО «РУСА-JIOKC» (г. Москва), а также в учебный процесс кафедры «Вычислительной техники» ВлГУ, что подтверждено соответствующими актами (Приложение Б).

Апробация работы. Основные положения и результаты работы докладывались и обсуждались на следующих семинарах и конференциях:

— Electronic Circuits and Systems Conference (ECS). Slovakia, Bratislava: 2001, 2005;

— Всероссийская научная конференция «Проектирование научных и инженерных приложений в среде MATLAB». Москва, ИПУ РАН: 2002, 2004;

— International Conference «Mixed Design of Integrated Circuits and Systems (MIXDES)». Poland: 1998, 2002, 2004, 2005, 2006;

— Международная научно-техническая конференция «Актуальные проблемы электронного приборостроения». Саратов, СГТУ: 2002, 2010;

— Biennial Conf. on Electronics and Microsystems Technology «Baltic Electronics Conference (ВЕС)». Estonia, Tallinn: 2002, 2004, 2010;

— Международная научно-техническая конференция «Новые методологии проектирования изделий микроэлектроники». Владимир: 2002, 2003, 2004;

— IEEE East-West Design and Test Symposium (EWDTS). Ukraine: 2003, 2005, 2011; Russia: 2006, 2009, 2010; Armenia: 2007;

— IEEE International Conference «The Experience of Designing and Application of CAD System in Microelectronics (CADSM)». Ukraine, Lviv: 2005, 2007, 2011;

— IEEE 10th European Test Symposium (ETS'05). Estonia, Tallinn: 2005;

— IEEE 18th International Conference on System Engineering (ICSEng'2005). USA, Las Vegas: 2005;

— International Conference «Electronics». Bulgaria, Sozopol: 2005, 2006;

— Конференция «Управление большими системами». Москва, ИПУ РАН: 2012.

На защиту выносятся:

1. Методология автоматизации тестопригодного проектирования смешанных ИС, обеспечивающая формирование тестов и выбор тестовых механизмов одновременно для цифровой и аналоговой подсхем.

2. Подход к выбору тестового решения для аналоговых и смешанных ИС, основанный на модели оценки стоимостных затрат на организацию и проведение тестирования.

3. Стоимостная модель оценки затрат на процесс производства ИС с выполнением тестирования на разных стадиях реализации — до корпусирова-ния и/или после корпусирования ИС.

4. Стоимостная модель оценки затрат на организацию и проведение тестирования смешанных ИС, используемая при выборе тестовой структуры для цифровой и аналоговой подсхем смешанной ИС.

5. Алгоритм оптимального размещения кристаллов ИС на кремниевой пластине.

6. Методика автоматизированного проектирования тестирующих подсхем для встроенного самотестирования аналоговых подсхем, основанная на реконфигурировании оригинальной схемы в автогенератор.

7. Методика реализации справочника неисправностей для аналоговой и цифровой подсхем на основе искусственной нейронной сети для проведения функционального тестирования.

8. Структурные решения внутрисхемного тестирования аналоговых и цифровых подсхем смешанной ИС, оформленные в виде библиотеки.

Результаты получены лично автором.

Публикации по работе.

Основные результаты работы опубликованы в двух монографиях, учебном пособии, 46 статьях в изданиях, рекомендованных ВАКом и в международных изданиях, входящих в систему цитирования Web of Science, Scopus и INSPEC.

На разработанные подсистемы САПР тестопригодного проектирования смешанных ИС получены 3 свидетельства о регистрации программ для ЭВМ.

Общее число публикаций по теме диссертации составляет 66.

Структура работы. Диссертация состоит из введения, семи глав и заключения. Основная часть диссертации изложена на 374 страницах машинописного текста. Диссертация содержит 187 рисунков и 45 таблиц. Библиография включает 147 наименований.

7.4 ВЫВОДЫ.

1. Представлены результаты экспериментального использования предложенной методологии тестопригодного проектирования смешанных интегральных схем.

2. Для схемы двухканального аналого-цифрового кодека звуковых частот можно отметить, что объем аналоговой подсхемы примерно в 7 раз меньше цифровой подсхемы. При этом количество возможных неисправностей аналоговой подсхемы с учетом допусков на параметры внутренних компонентов более чем в 7,5 раз больше по сравнению с количеством константных неисправностей цифровой подсхемы.

3. Затраты на реализацию тестирующих подсхем для аналоговой схемы в первую очередь связаны с необходимостью включения дополнительных контактных площадок для подачи входных тестовых воздействий и измерения выходных откликов. Для цифровой подсхемы возможно сократить количество внешних тестовых выводов за счет использования сканирующих путей и внутрисхемной генерации тестовых наборов.

4. Реализация дополнительных контактных площадок приводит к увеличению площади кристалла, при этом предоставляет возможность проведения комплексного тестирования и диагностики некорпусированного кристалла смешанной ИС. Не все тестирующие КП могут использованы на последующих стадиях тестирования, т. е. могут быть не подключены к внешним выводам корпуса ИС.

5. Предложенная методология реализует эффективную поддержку процесса тестопригодного проектирования, обеспечивая выбор оптимальных способов тестирования и тестирующих подсхем одновременно для аналоговой и цифровой подсхем смешанной ИС, уже на ранних стадиях разработки.

ЗАКЛЮЧЕНИЕ

.

Проведенное исследование в области проектирования, тестирования и диагностики смешанных интегральных схем показало необходимость разработки и развития теоретических основ, методов, подходов, алгоритмов и структурных решений, обеспечивающих автоматизации тестопригодного проектирования данного класса микроэлектронных изделий.

Рост сложности устройств и требований к надежности систем, построенных на основе интегральных технологий, приводит к необходимости разработки и реализации САПР, обеспечивающих одновременное проектирование самого устройства и тестов для проверки его работоспособности. Требования рынка также заставляют разработчиков современных средств тестирования искать эффективные подходы для реализации комплексного тестирования на всем жизненном цикле ИС, позволяющие снижать временные и стоимостные затраты на выполнение данной процедуры без снижения качества.

Смешанные ИС — это особый класс интегральных микросхем, сочетающих в себе аналоговую и цифровую подсхемы. В области цифрового тестирования в настоящее время имеется множество методов и средств, позволяющих обнаруживать все виды функциональных и структурных неисправностей. В области аналогового тестирования наблюдается отсутствие методов, сочетающих в себе эффективность функционального контроля и экономичность методов встроенного самотестирования. Одной из основных функций аналоговой подсхемы в смешанных ИС является фильтрация и усиление входных сигналов для их последующей цифровой обработки. Основными задачами, решенными в работе, явились: разработка методологии автоматизации тестопригодного проектирования смешанных ИС, математических моделей, обеспечивающих выбор оптимальных тестирующих подсхем для реализуемого проекта, библиотеки структурных решений тестопригодного проектирования для аналоговых и цифровых подсхем.

В диссертационной работе были получены следующие основные результаты, обеспечивающие комплексное решение проблемы автоматизации тестопригодного проектирования смешанных ИС:

1. Проведен анализ современных тенденций и технологий проектирования интегральных схем. Выполнено исследование состояния в области тестирования и диагностики ИС. Представлена статистика по применению подхода тестопригодного проектирования при разработке современных цифровых, аналоговых и смешанных ИС. Приведена классификация /ЖГ-решений. Показано, что методы внутрисхемного тестирования — эффективное решение для использования в сложных системах, требовательных к безопасности и надежности их функционирования. Рассмотрены маршруты тестопригодного проектирования ИС в ведущих САПР мировых лидеров. Проведено сравнение и анализ возможностей тестопригодного проектирования ИС в коммерческих САПР. Отмечено отсутствие в их составе средств автоматизации тестопригодного проектирования аналоговых и смешанных ИС.

2. Разработана методология тестопригодного проектирования смешанных ИС, позволяющая формализовать решение задачи выбора тестового решения. Реализация методологии ориентирована на использование подхода параллелизма с привлечением современных многоядерных и/или многопроцессорных вычислительных систем, что обеспечивает одновременное выполнение проектных процедур с использованием различных предлагаемых методов тестирования аналоговых и цифровых подсхем. В ходе системного анализа разработана и предложена функциональная модель тестопригодного проектирования смешанных ИС, основанная на четырех ключевых процессах: моделирование, формирование тестов, формирование тестирующих подсхем и принятие решения. Приведено описание математического аппарата для каждого из четырех процессов. Предложены способы моделирования неисправностей аналоговых и цифровых подсхем, способы выполнения анализа тестопригодности, подходы к выбору контролируемых параметров и тестовых узлов, методы выбора и формирования тестовых наборов для аналоговой и цифровой подсхем. Описан процесс принятия решения при выборе тестовой структуры. Предложены критерии выбора, основанные на значениях покрываемое&tradeнеисправностей и стоимости на организацию и проведение тестирования. Описана структура разработанного программного обеспечения, реализующего предложенную методологию тестопригодного проектирования смешанных ИС в подсистеме САПР.

3. Разработана стоимостная модель оценки затрат на процесс производства ИС с выполнением тестирования на разных стадиях реализации — до корпусирования и/или после корпусирования ИС. Определен критерий выбора оптимальной тестовой стратегии при производстве ИС. Модель определяет связь между основными параметрами стадий производства ИС, а также степень их влияния на стоимость.

4. Разработана стоимостная модель оценки затрат на организацию и проведение тестирования смешанных ИС, учитывающая особенности применяемой интегральной технологии и специфику проектируемого устройства. Определены критерии выбора способа тестирования (внутрисхемное или внешнее) и тестирующей структуры для цифровой и аналоговой подсхем смешанной ИС. Стоимостная модель, представленная многопараметрической функцией, позволяет сравнивать различные тестовые решения друг с другом и выбирать для проектируемой схемы наиболее подходящий тестовый механизм с точки зрения минимизации стоимостных затрат. Предложенная стоимостная модель позволяет уже на ранних стадиях проектирования принимать решение о выборе способа тестирования разрабатываемой ИС — внешнее, не использующее тестирующих подсхем, и внутреннее, использующее встраиваемые в ИС тестирующие подсхемы. Предложен подход к выбору тестового решения, основанный на использовании стоимостной модели. Достоинство предлагаемого подхода — возможность сравнения стоимости рассматриваемых тестовых решений в условиях неопределенности значений отдельных параметров модели, что является распространенной ситуацией на ранних стадиях проектирования, и выбора наиболее оптимального тестового решения для проектируемой схемы.

5. Предложен и описан итерационный алгоритм, обеспечивающий поиск оптимального размещения кристаллов на восьмиили двенадцатидюймовой кремниевой пластине по критерию максимума числа производимых кристаллов на одной пластине (CPW — chips per wafer) и наибольшего удаления от запрещенной области от кромки. Использование предложенного алгоритма на этапе формирования масок фотошаблонов требует минимальных временных затрат, обеспечивая возможность повысить количество реализуемых на каждой кремниевой пластине кристаллов ИС, т. е. улучшает экономические показатели процесса производства ИС. Предложенный алгоритм реализован в виде пакета прикладных программ в среде математических расчетов MATLAB.

6. Предложена методика автоматизации тестопригодного проектирования аналоговых схем с использованием метода реконфигурирования оригинальной схемы в автогенератор (OBIST — Oscillation BIST). Определены условия применимости данного метода. Описаны правила выбора схемы реконфигурирования в автогенератор. Представлен способ оценки покрытия неисправностей на моделях. Приведены результаты экспериментальных исследований, подтверждающие высокую эффективность выявления катастрофических (до 100%) и параметрических неисправностей (свыше 70%). Предложено структурное решение внутрисхемной реализации тестирования для смешанных ИС. Предложены структурные и принципиальные схемы реализации тестирующей подсхемы. Данное решение позволяет использовать признак прохождения теста аналоговой подсхемы, представленный бинарным кодом, совместно с откликами цифровой подсхемы, обеспечивая комплексное тестирование смешанной ИС. Представлены результаты практического применения предложенного решения.

7. Разработана методика реализации справочника неисправностей с использованием аппарата искусственных нейронных сетей. Описаны математические основы и механизм формирования нейросетевого справочника неисправностей. В качестве контролируемых параметров предложено использовать коэффициенты вейвлет-преобразования (ВП) переходной характеристики схемы в тестовых узлах. Представлен способ выбора типа материнского вейвлета, обеспечивающего максимальную различимость между коэффициентами ВП выходных откликов исправной и неисправной схемы. Представле-на.методика обучения нейронной сети для реализации справочника неисправностей. Единожды обученная таким образом нейронная сеть может быть использована для выполнения диагностики аналоговых и смешанных схем, позволяя выявлять также те неисправности, выходные отклики схемы для которых не были использованы в процессе обучения. Приведены примеры использования нейросетевого справочника неисправностей (СН) для тестирования и диагностики неисправностей аналоговой подсхемы. Показана возможность применения предложенной методики для построения СН, включающего отклики аналоговой и цифровой подсхем, для смешанной схемы. Полученные в ходе экспериментальных исследований результаты показали высокую эффективность применения нейросетевого СН для тестирования и диагностики неисправностей, обеспечивая выявление свыше 99% катастрофических неисправностей и свыше 75% параметрических неисправностей.

8. Реализованы поведенческие, структурные и физические модели структурных решений внутрисхемного тестирования аналоговых и цифровых подсхем смешанной ИС, обеспечивающие простоту и эффективность их включения в проект в рамках предложенной методологии тестопригодного проектирования смешанных ИС. Разработана библиотека тестирующих компонентов и подсхем. Библиотека организована по иерархическому принципу с использованием древовидной структуры. Функционально выделены компоненты и тестирующие подсхемы, применяемые для аналоговых и цифровых подсхем. Библиотечные компоненты и тестирующие подсхемы описаны в виде многократно используемых ядер, что позволяет их применять не только в рамках предложенной в диссертационной работе методологии тестопригодного проектирования смешанных ИС, но и при проектировании ИС в коммерческих САПР. Открытая модульная архитектура библиотеки обеспечивает условия для ее расширения за счет включения дополнительных тестирующих подсхем.

— Полученные результаты обеспечивают совершенствование методического, математического, информационного и программного обеспечения подсистемы тестопригодного проектирования САПР смешанных ИС, позволяющую автоматизировать проектные процедуры выбора эффективной стратегии и способа тестирования аналоговой и цифровой подсхем смешанной ИС на этапе ее проектирования. Выбранные способ тестирования и соответствующие ему тестирующие подсхемы осуществляют эффективную проверку работоспособности схемы на разных этапах процесса производства ИС с минимальными затратами.

Методическое обеспечение подсистемы САПР представлено предложенной методологией тестопригодного проектирования смешанных ИС, методикой автоматизированного проектирования тестирующих подсхем для встроенного самотестирования аналоговых подсхем, основанной на реконфи-гурировании в автогенератор, методикой реализации справочника неисправностей на основе искусственной нейронной сети и др.

Математическое обеспечение в диссертационной работе представлено моделями выбора оптимальной тестовой стратегии и тестовой структуры для смешанных ИС, алгоритмом размещения кристаллов ИС на кремниевой пластине.

Информационной обеспечение представлено библиотекой структурных решений тестопригодного проектирования, совместимой для использования коммерческими САПР.

Программное обеспечение представлено разработанными программными модулями анализа тестопригодности, выбора тестовой стратегии, формирования тестовых наборов, оценки стоимостных затрат на организацию и проведение тестирования, и др.

АДИКМ.

АНЭ.

АРМ.

АСхП.

АТО.

АЦП.

БК.

БМК.

ВП ис.

КЗ к-н КПТ ло.

МПСх.

МЭА.

НКК.

НС.

ОДУ.

ПЛИС по.

САПР сн.

ТТЛ ЦАП.

СПИСОК ПРИНЯТЫХ СОКРАЩЕНИЙ.

Адаптивная дифференциальная импульсно-кодовая модуляция;

Активный нелинейный элементАвтоматизированное рабочее местоАвтоматизация схемотехнического проектированияАвтоматизированное тестовое оборудованиеАналого-цифровой преобразовательБиблиотека компонентовБазовые матричные кристаллыВейвлет преобразованиеИнтегральная схемаКороткое замыканиеКонстантная неисправностьКоэффициент передачи тестопригодностиЛокальная оптимизацияМетод присоединенной схемыМикроэлектронная аппаратураНекорпусированные кристаллыНейронная сеть;

Обыкновенные дифференциальные уравненияПрограммируемые логические ИСПрограммное обеспечениеСистема автоматизированного проектированияСправочник неисправностейТранзисторно-транзисторная логикаЦифро-аналоговый преобразователь;

ЦОС — Цифровая обработка сигналов;

ЧЗЦ — Частотно зависимая цепь;

ЭСЛ — Эмиттерно-связанная логика;

ALFSR — Autonomous LFSR, автономный сдвиговый регистр с линейными обратными связями;

ASIC — Application Specific Integrated Circuit, заказная ИС;

ATPG — Automatic Test Pattern Generation, автоматическая генерация тестовых шаблонов;

BDSL — Boundary Scan Description Language, язык описания логики граничного сканирования;

BILBO — Built-in Logic Block Observer, внутрисхемный наблюдатель логических блоков;

BIST — Built-in Self Test, встроенное самотестирование;

BSC — Boundary Scan Cell, цифровая граничная ячейка;

CPW — Chips per wafer, количество реализуемых на пластине кри-сталов;

CTF — Controllability transfer factor, коэффициент передачи управляемости устройства;

CY — Controllability, управляемость;

DFA — Deterministic Fault Analysis, детерминированный анализ неисправностей;

DFT — Design for Testability, тестопригодное проектирование;

DRC — Design Rule Checking, проверка правил проектированияff — Fault-free, исправное состояние;

FC — Fault coverage, покрываемость неисправностей;

IP-ядро — Intellectual Property, блоки для проектирования ИС;

Hard Cores — жесткие IP-ядра;

IEEE — Institute of Electrical and Electronics Engineers, институт инженеров по электротехнике и электронике;

LSFR — Linear Shift Feedback Register, сдвиговый регистр с линейными обратными связями;

LSSD — Level Sensitive Scan Design, проект сканирующей цепочки, чувствительной к уровню сигнала;

MISR — Multi-Inpit Shift Register, многовходовый сдвиговый регистр;

MSIC — Mixed Signal Integrated Circuit, смешанная ИС;

MUX — Мультиплексор;

NPDC — Non Propagated D-cube,^{распространяющийся} D-куб;

OBIST — Oscillation BIST, генерирующее встроенное самотестирование;

OTF — Observability transfer factor, коэффициент передачи наблюдаемости;

OF — Observability, наблюдаемость;

PDC — Propagated D-cube, распространяющийся D-куб;

QA — Quality Assurance, гарантия качества;

SA — Signature Analysis, сигнатурный анализ;

SoC — System on Chip, система на кристалле;

Soft Cores — мягкие TP-ядра.

SNR — Signal / noise ratio, отношение сигнал/шум;

TAP — Test access port, контроллер доступа теста;

TY — Testability, тестопригодность;

VHDL — Very high speed integrated circuits Hardware Description Language, язык описания аппаратуры интегральных схем;

Yield — процент выхода годных.